FPGA 设计流程研讨会
Xilinx 要求
课程介绍
本课程向教授介绍如何利用 Xilinx 采用 ISE® Foundation™ 软件的 FPGA 进行设计。
适应水平
入门
培训时间
2 天
课程对象
不熟悉 FPGA 或 Xilinx 技术，并希望在数字设计中开发基本实验的教授。
必备条件
- 数字设计经验
- HDL 基础知识（VHDL 或 Verilog）
- 了解 8 位控制器
获得的技能
完成这次培训后，您将可以：
- 介绍一般的 FPGA 架构和设计流程
- 利用 Architecture Wizard 配置 FPGA 架构特性，如 DCM
- 通过使用全局时序约束来表明设计时序目标
- 通过报告查明设计瓶颈
- 利用综合选项来提升性能
- 了解各种实现选项
- 使用 CORE Generator 创建 IP 核，并将其整合到您的设计流程中
- 利用 Chipscope™ Pro 工具执行片上验证
- 利用 8 位 PicoBlaze™ 控制器来连接各种板元件
课程概要
第 1 天
- 基本的 FPGA 架构
- Xilinx 工具流程
- 实验 1：Xilinx 工具流程
- Architecture Wizard 和 PACE
- 实验 2：Architecture Wizard 和 PACE
- 书面报告
- 全局时序约束
- 实验 3：全局时序约束
- FPGA 设计技术
第 2 天
- 同步设计技巧
- Floorplanner
- 综合技术
- 实验 4：综合技术
- 实现选项
- Core Generator 系统
- 实验 5：Core Generator 系统
- Chipscope-Pro
- 实验 6：Chipscope-Pro
实验说明
实验 1 - 工具流程
FPGA 设计流程简介。打开包含 PicoBlaze 8 位控制器的项目，并且利用跟 ISE Foundation 软件一起提供的 iSIM HDL 仿真器进行设计仿真。
实验 2 - Architecture Wizard 和 PACE
利用 architecture wizard 来将数字时钟管理器配置和例示到 PicoBlaze 设计中。利用 PACE 分配引脚位置。实现设计，以便生成比特流文件。利用超级终端下载设计，并在硬件中进行测试。
实验 3 - 全局时序约束
在简单的 PicoBlaze 设计上输入并分析全局时序约束的效果。利用超级终端下载设计，并在硬件中进行测试。
实验 4 - 利用 XST 实现综合
设置各种综合选项，以便改善简单 PicoBlaze 设计的结果。利用超级终端下载设计，并在硬件中进行测试。
实验 5 - Core Generator
借助于利用从 PicoBlaze 汇编器生成的指令进行例示的 CoreGen 为 PicoBlaze 设计生成指令 ROM。在硬件中进行下载和测试。
实验 6 - Chipscope-Pro
利用 Chipscope-Pro 来通过 ILA 核调试简单的 PicoBlaze 设计。
就近参加研讨会
XUP 会员可以获得研讨会日程安排，以便查找和注册参加研讨会。大学教员可以
通过创建 Xilinx 帐号成为会员。
获取研讨会资料
XUP 会员可以从下表获得研讨会资料，从而用于工程课程。大学教员可以通过创建 Xilinx 帐号成为会员。
* 如需完整的要求列表，请参照 README 文件
|
