高级 VHDL

注册培训机构

技巧评估
（需要站外登录）

下载课程宣传单（PDF）

课程信息

FPGA 设计课程路径

相关产品

FPGA 设计基础

性能设计

高级 FPGA 设计

利用 PlanAhead 进行设计

利用 Virtex-4 系列进行设计

利用 Virtex-5 FPGA 进行设计

更低成本的设计技术

VHDL 简介

Verilog 简介

TMRTool

相关信息

完整的课程列表

 

课程介绍

通过学习高级技术来提高您的 VHDL 精通程度，助您写出更稳定的可重用代码。这个全面的课程针对那些具有一些 VHDL 经验的设计者。课程的重点是建模，测试基准，RTL/综合设计，针对创建参数化并可重复使用的技术。与演讲方式相比，大部分课程时间将主要集中于亲自动手的研究中。

适应水平

高级

培训时间

2 天

课程对象

具有入门到中级 VHDL 知识的 VHDL 用户

必备条件

• 介绍 VHDL课程或相当的建模、仿真和 RTL 编码知识
• 除了参加过入门课程外，至少有六个月的编码经验

软件工具

• Xilinx ISE™ 8.1i
• Mentor Graphics ModelSim PE 6.0c

获得的技能

完成这次培训后，您将获得：

• 编写高效且可重复使用的 RTL，测试平台和包集合
• 创建自检测测试平台
• 创建实际模型
• 采用 VHDL 语言的文本 IO 能力
• 动态的存储数据
• 创建参数化的设计

课程概要

第 1 天

• 课程介绍
• 建模和仿真I：子程序和设计属性
• 建模和仿真II：存取类型和块
• 实验 1：建模
• 测试平台激励
• 实验 2：模型测试平台
• 利用文本 IO
• 实验 3：文本 IO 测试平台

第 2 天

• RTL 设计和 Xilinx
• 设计复用和参数化设计
• 实验 4：RTL 和可扩展设计
• 有限状态机
• 实验 5：FSM 和可扩展设计
• 特别针对 Xilinx 的仿真问题
• 实验 6：Xilinx 和可扩展设计
• 课程复习

实验介绍

• 实验 1 - 建模：利用介绍、子程序、生成陈述和存储数据类型写硬件模型。
• 实验 2 - 模型测试平台：写自检测测试平台和仿真模型。
• 实验 3 - 文本 IO 测试平台：在一个自检测测试平台中利用 VHDL 文本 IO 操作。
• 实验 4 - RTL 和可扩展设计：利用同步设计技术编写可重利用和可扩展的设计模块。
• 实验 5 - FSM 和可扩展设计：利用针对高性能 FSM 的 FSM 技术编写有限状态机 (FSM)。
• 实验 6 - Xilinx 和可扩展设计：针对 Xilinx 实现优化设计仿真和实现优化的设计。