|
|
|
| 本网页是专为向您提供先进而便捷的辅导资料模块而设计的。 辅导资料的目的是让您从设计输入阶段到验证和调试程序的整个过程中熟悉 Xilinx 新增和改进的设计流程。 一个完整的流程必需经过：
- 选定模块（Exemplar、Mentor、Synopsys、Synplicity）的 EDA 接口
- 运行实现模块（布局和布线）
- 运行 H/W 调试器模块
Foundation
Watch Design Foundation 辅导资料是一个采用Foundation F2.1i工具的完整辅导资料。 该辅导资料包括三种设计输入格式（电路图、VHDL 和 Verilog），并涵盖设计输入、综合、实现和器件配置。
|
Exemplar
Watch Design Exemplar 辅导资料是一种基于流程的辅导资料，它通过 Exemplar Leonardo Spectrum 1998.2e 来获取 Verilog/VHDL 设计文件，以进行综合。 该辅导资料包括综合前的功能仿真以及一个布局和布线 (PAR) 后的时序仿真，这两种仿真均采用 Model Technology ModelSim 仿真器。
|
Mentor
这是一个专为与 Mentor C.2 和 Xilinx 2.1i 一道使用而设计的仅包括电路图的辅导资料。 该辅导资料将指导您进行辅导资料和设计流程的设置、完成 Calc 设计以及使用 Xilinx 设计管理程序 (Xilinx Design Manager)。 它还将指导您进行 2.1i 前的功能仿真以及 PAR 后的时序仿真。 该辅导资料基于旧版的 Calc 辅导资料。
|
Synopsys
这些辅导资料适用于 UNIX 工作站。 它们是专为介绍 Alliance 2.1 XSI 设计流程而设计的。 对于综合，必须使用 FPGA Compiler。 对于仿真，必须采用 VerilogXL 或 VSS。 这些辅导资料通过命令行来进行实现流程。 如需了解更多有关实现流程的细节信息，请查阅设计实现辅导资料。
|
Synplicity
Watch Design Synplicity 辅导资料是一种基于流程的辅导资料，它通过 Synplicity Synplify 来获取 Verilog/VHDL 设计文件，以进行综合。 该辅导资料包括综合前的功能仿真以及一个布局和布线 (PAR) 后的时序仿真，这两种仿真均采用 Model Technology ModelSim 仿真器。
|
实现
本文件说明了用于 Watch 设计的 2.1i Alliance Series 设计实现 (GUI) 流程中的步骤。 在使用该辅导资料之前，您应当先行将 Watch 设计输入您所选定的设计输入工具中。
|
硬件调试器 (Hardware Debugger)
这是用于 Watch 设计的硬件调试器辅导资料。
|
8/99 (1079KB)