| ISE™ Design Suite 10.1 辅导资料模块旨在使您熟悉 Xilinx 设计流程。该先进的辅导资料可使您对从设计输入到验证和调试的整个设计流程有一个全面的了解（采用面向 Spartan™-3A 器件的 Watch 设计）。
对于 Xilinx ISE（集成合成环境）的用户而言，一个完整的设计流程必需经过：
- ISE 设计输入流程（将 XST、Exemplar 或 Synplicity 用于综合，或者将 ECS 用于电路图设计）
- ISE 仿真流程（与 Modelsim 的所有版本集成在一起）
- ISE 实现流程
不想通读完整 ISE 集成设计流程的用户，可以采用第三方供应商所提供的 EDIF 网表来选择只包括 ISE 实现的流程。
如需获得除可自行调节进度的辅导资料以外的高级培训，请考虑参加一项培训课程或索取通过我们的客户教育服务提供的在线学习模块。
Xilinx ISE 辅导资料文件
ISE Design Suite 10.1 Watch 辅导资料是完整的、使用 ISE Design Suite 10.1 开发工具的辅导资料。该辅导资料包括三种设计输入格式（电路图、VHDL 和 Verilog），并涵盖设计输入、综合、实现和仿真。
 Xilinx ISE 辅导资料文件 |
|
|
辅导资料介绍 |
版本 |
文件大小 |
|
05/30/2008 |
2.92MB |
设计文件 |
版本 |
文件大小 |
|
05/30/2008 |
82KB |
|
05/30/2008 |
51KB |
|
05/30/2008 |
47KB |
|
05/30/2008 |
102KB |
|
|
