Virtex-II Pro

内容可寻址存储器 (CAM) 可以提高数据搜索速度。 不同基于 CAM 的应用中，对数据组织和读/写性能的要求是不同的。 本应用指南中介绍的创新设计适合具有高速匹配和写要求的小型嵌入式 CAM。 本参考设计是利用包括 Virtex-II Pro™ 器件在内的 Virtex™-II 系列的真正双端口 block SelectRAM+™ 的特性所构建。

在数据传输系统中，传输通道本身就是数据误差源，因此，有必要确定传输和接收的数据的有效性。 奇偶生成和验证是一种提供单误码检测能力的方法。 本应用指南介绍了如何在设计中使用具有 block RAM 的 Virtex™-II 的架构特点来进行奇偶生成和验证。

验证是任何 FPGA 设计项目不可缺少的部分。很多旧的验证模式不再适合新的百万门电路 FPGA，验证如果能对产品的面市时间起到积极的影响，就必需有更多现代的验证方法。本文档在真实验证案例的研究中，详细讨论了设计并实现好的验证方案的多种方法。

本应用指南针对 Xilinx Virtex-II™ 和 Virtex-II Pro™ FPGA 介绍了 10 Gb 以太网物理编码内层 (PCS) 参考设计。 PCS 是连接在 Xilinx RocketPHY™ 10 Gb/s 收发器和 Xilinx LogicCORE™ 10 Gb 以太网媒体访问控制器 (MAC) 核、LogicCORE XAUI 核或 10 Gb 媒体独立接口 (XGMII) 之间。（了解 XGMII 参考设计，请查看 XAPP606。）

本应用指南介绍了一个可配置物理编码内层（CPCS）参考设计，扩展了Xilinx Virtex™-II Pro FPGA 系列中RocketIO™数千兆位收发器（MGT）模块的功能。

本应用指南介绍了在很多视频设计中，实现从 RGB 色彩空间到 YCbCr 色彩空间转换所需的电路。

本应用指南讨论了针对 Xilinx 复杂可编程逻辑器件 (CPLD)、现场可编程门阵列 (FPGA) 和 PROM 系列的配置和编程选项，并说明了一些用于每个系列的最普遍的配置方法。本技术文档包括针对 Virtex Spartan、XPLA3、XC9500、XC17S00 和 XC18V00 系列的配置快速入门指南。

本应用指南描述了二维列序滤波器的实现。该参考设计包括了有效排序算法的 RTL VHDL 实现。

设计数字系统时，经常需要将输入数据和时钟信号与内部系统时钟同步（比如，内部时钟和外部时钟的频率一样，但是由于背板、板或专用标准产品 (ASSP) 的延时可变，所以相位关系是未知的）。本应用指南中介绍的电路，针对 Virtex™-E, -7 器件中的单迹和最高达 160 MHz 的数据总线解决了此问题。在 DLL 既可提供新时钟，也可提供另一转换 90 度的新时钟的模式里，速度受限于数据锁定环 (DLL) 所能接受的最大频率。

本应用指南描述了通过以太网端口进行远程 FPGA 重新配置的方法。

必须控制触地反弹以确保高性能 FPGA 器件的正常运行。 要特别注意在 PCB 布局过程中将板级感应系数最小化。 该技术文档描述了有助于确保设计满足接收来自于 FPGA 的信号的器件对输入负脉冲信号和逻辑低电压要求的几种计算。

本应用指南介绍了利用 Xilinx FPGA 实现的二维反离散余弦变换 (2D IDCT) 功能。 参考设计文件提供了在任一款 Xilinx 器件中执行用的行为级代码。

本应用指南说明了如何将 Xilinx Virtex-II™ 或 Virtex-II Pro™ 器件连接到 Philips TZA3015HW 30 Mbit/s-3.2 Gbit/s 的 A 级 4-bit 的光纤收发器。 本应用指南中的参考设计使用了 TZA3015HW。

本应用指南解释了如何使用 Xilinx Viterbi 解码器 LogiCORE™ 模块（version 5.0 或更新版本）实现 trellis termination 和 tail biting。

本应用指南为使用参数化 VHDL 参考设计实现二维滤波提供了 Xilinx FPGA 解决方案。

本应用指南介绍了通过多通道串-并转换器将多个同步串行数据流转换为并行数据。

MicroBlaze™ 可利用其专用的 FSL 总线接口，将定制的 IP 核集成到基于 MicroBlaze 软处理器的系统中。本技术文档介绍了将定制的 IP 核加入基于 SCP 的设计中的几种合理的方法。

影响封装热变形的重要变量之一就是回流焊工艺。本应用指南讨论了回流焊工艺的详情，并就压型提供了能够成功实现 BGA 元件回流焊的指导。

本应用指南介绍了利用 Xilinx FPGA 实现的二维离散余弦变换 (2D DCT) 功能。 参考设计文件提供了在任一款 Xilinx 器件中执行用的行为级代码。

本应用指南介绍了使用 Virtex-II Pro™ 的内部配置访问端口 (ICAP) 对 RocketIO™ 收发器属性进行在电路部分重配置。该解决方案使用带有 IBM PowerPC™ 405 (PPC405) 处理器的 Virtex-II Pro 器件，对 RocketIO 千兆位级收发器 (MGT) 的预加重和不同的摆幅控制属性进行部分重配置。修改这些属性可优化系统在现场安装前/后的 MGT 信号传输。该解决方案也是特性化、校准和系统测试的理想之选。

The oversampling module described in this application note performs 3/4/5/6X oversampling. The oversampling ratio is selectable during operation to facilitate multi-rate applications. It is designed to accept 20 bits of oversampled data and to output 10 bits of extracted data to the user interface. This module can be used with the Virtex-II Pro™ RocketIO™ Multi-Gigabit Transceiver (MGT) to achieve line rates of 200 Mb/s to 1000 Mb/s.

本应用指南介绍了一个混合版 IP 路由器 (MIR) 的参考设计，该路由器可同时为多达 4 个千兆位以太网端口提供服务。MIR 在以下情况是很有用的：几个千兆位以太网网络与多个 IPv4 和 IPv6 混合的主机协同工作，路由器都直接连接到该网络，并且借由路由器还能得到更多节点。基于 Virtex-II Pro™ 系列的解决方案的特殊优势在于：路由器的功能可以进行平滑改进，在组织内部从 IPv4 向 IPv6 迁移时仍能保持路由器性能，从内部向外部的迁移也是如此。

J 驱动编程引擎为 IEEE 标准 1532 可编程逻辑器件 (PLD) 提供了迅速、直接地在系统配置 (ISC) 支持。配置一个在系统器件，编程引擎利用来自于 1532 边界扫描描述语言 (BSDL) 的配置算法信息，来使用通过 IEEE 标准 1149.1 测试访问端口 (TAP) 传输的来自于 1532 数据文件的配置数据。J 驱动可执行源代码和编程示例也可在 Xilinx 网站的下载文件包中得到。J 驱动编程引擎可以用于以下 Xilinx 系列：CoolRunner-II CPLD、XC9500/XL/XV CPLD、Spartan-3 系列 FPGA、Virtex-II 系列 FPGA 以及更新系列的 FPGA。

本应用指南对利用 Xilinx CoolRunner-II™ CPLD 来监控 Xilinx Platform Flash 配置 PROM 和 Xilinx Spartan™ 或 Virtex™ 系列 FPGA 之间的配置数据进行了阐述。目的在于确保 FFGA 的可靠配置，同时为保存在 PROM 内的一个或多个配置文件提供修订控制。

本应用指南介绍了如何实现3.3V差分LVPECL驱动器(低压正发射极耦合逻辑)和Xilinx 2.5V差分接收器的接口,包括 Virtex™-II Pro/Virtex-II Pro X 2.5V LVPECL/LVDS和Spartan™-3 2.5V LVDS。 并展示了几个接口的修改以及所支持的IBIS仿真结果。

Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具备在系统可编程性、可靠的引脚锁定以及JTAG 边界扫描测试功能。此强大的功能组合允许设计人员在进行重大更改时，仍能保留原始的器件引脚，从而避免重组 PC 板。

This application note describes a 3X-oversampling reference design that provides a 200 Mb/s to 1000 Mb/s serial interface using the Virtex™-II Pro RocketIO™ multi-gigabit transceiver (MGT). The reference design implements a 3X-oversampling circuit at the back end of the MGT and is targeted for the Fibre Channel rate of 1.0625 Gb/s.

验证是任何 FPGA 设计项目不可缺少的部分。很多旧的验证模式不再适合新的百万门电路 FPGA，验证如果能对产品的面市时间起到积极的影响，就必需有更多现代的验证方法。本文档在真实验证案例的研究中，详细讨论了设计并实现好的验证方案的多种方法。

本应用指南介绍了 Virtex™-II 器件中 3 x 3 矩阵乘法器的实现。 计算机图像和视频中的很多流水线函数都可以用矩阵数学表达。 这里给出的实例是色彩空间转换，可以看作是矩阵乘法的子集。 另外，该技术也适用于其它矩阵数学函数。