Spartan/XL

验证是任何 FPGA 设计项目不可缺少的部分。很多旧的验证模式不再适合新的百万门电路 FPGA，验证如果能对产品的面市时间起到积极的影响，就必需有更多现代的验证方法。本文档在真实验证案例的研究中，详细讨论了设计并实现好的验证方案的多种方法。

本应用指南讨论了针对 Xilinx 复杂可编程逻辑器件 (CPLD)、现场可编程门阵列 (FPGA) 和 PROM 系列的配置和编程选项，并说明了一些用于每个系列的最普遍的配置方法。本技术文档包括针对 Virtex Spartan、XPLA3、XC9500、XC17S00 和 XC18V00 系列的配置快速入门指南。

本应用指南为用户提供适用于 Xilinx 器件的 SVF 和 XSVF 文件格式的总体理解。这是基于对 IEEE STD 1149.1 (JTAG) 有一定了解的假设之上。了解在嵌入式编程应用中利用串行矢量格式 (SVF) 和 Xilinx 串行矢量格式 (XSVF) 文件的信息，请参照 Xilinx 应用指南 XAPP058。

本应用指南介绍了视频采集板的参考设计，该采集板充当视频源（如摄像机、VCR、CCD 照相机等）和 PC 间的接口。 该板对来自于视频源的帧进行采集和数字化，然后传到 PC 上供观看。 主要的电子元件有视频像素解码器、DRAM 和 Spartan™ FPGA，所选的全部器件都旨在获得较低的整体成本，使该板适于大批量、面向消费者的产品。 为此，在单个可编程 Spartan 器件内实现全部的接口和存储器控制逻辑的能力提供了重要优势，包括低成本、减少的部件数、small form factor、低功耗和轻松的现场升级。

这些指南针对所有 XC3000™、XC4000™、XC5200™ 和 Spartan™ FPGA 器件及其衍生产品介绍了配置步骤。一般用户无须了解或记住所有细节，但出现问题时应参考调试提示。

8 位以上的移位寄存器可以有效地在 XC4000™ 或 Spartan™ 系列 SelectRAM 存储器中实现。 针对 RAM 采用线性反馈移位寄存器 (LFSR) 计数器使设计变得更加简单。 本应用指南描述了 4 位和 5 位通用 LFSR 计数器、基于高效 RAM 的 32 位和 100 位移位寄存器及重复速率达数千甚至万亿年的伪随机序列发生器，可以用于测试和加密的目的。 还列出了高达 168 位的最长 LFSR 计数器的合适抽头。

所有 Xilinx FPGA 系列均可通过串行接口配置。本应用指南描述了一种在串行配置模式下，使用 Xilinx XC9500™ CPLD 和任意并行 PROM 配置任意 Xilinx FPGA 的低成本的简单设计。

验证是任何 FPGA 设计项目不可缺少的部分。很多旧的验证模式不再适合新的百万门电路 FPGA，验证如果能对产品的面市时间起到积极的影响，就必需有更多现代的验证方法。本文档在真实验证案例的研究中，详细讨论了设计并实现好的验证方案的多种方法。

XC4000/XC5200/Spartan FPGA 器件具有符合 IEEE 1149.1 标准的边界扫描工具。本应用指南详细介绍了这些工具，并解释了如何将边界扫描加入 FPGA 设计中。

Xilinx XC4000 SelectRAM 存储器提供最大限度的灵活性，同时可高速运行，功耗极低。

本白皮书介绍了一种大家很少注意到的设计技巧。该技巧可以让您的 FPGA 设计尺寸和性能发生重大变化。FPGA 触发器上的控制信号具有优先权。如果您能学会编写符合优先权要求的代码，结果就很有利了。为了解释重点，本白皮书提供了一些简单的 VHDL 和 Verilog 实例。

表面安装技术 (SMT) 封装包括引脚系列封装（四方扁平封装 (QFP) 和塑料引脚芯片载体 (PLCC)）和球形栅格阵列 (BGA) 封装。发生下列情况之一都需要进行 SMT 返工：诸如跟短路、开路、错误定位和焊球缺陷等缺陷有关的组装；关于缺陷/故障分析的器件/封装；和工程变动或系统升级。

Operating logic at a higher rate than the processing rate allows operations to be achieved sequentially. As with a processor, logic is timeshared over multiple clock cycles. Memory holds values not being used on a given clock cycle. The FPGA can be considered to be a three-dimensional volume to be filled. "Performance + Time = Memory" is a strange formula, but when understood, it can often result in significantly lower cost implementations with Xilinx devices.

Applying a global reset to your FPGA designs is not a very good idea and should be avoided. This is a controversial issue, so this white paper looks at the reasons why such a design policy should be considered.

FPGAs can be configured with test applications during the development and production test stage. This white paper explores efficient options to help in product development and accelerate testing on the production line.