Spartan-3

内容可寻址存储器 (CAM) 可以提高数据搜索速度。 不同基于 CAM 的应用中，对数据组织和读/写性能的要求是不同的。 本应用指南中介绍的创新设计适合具有高速匹配和写要求的小型嵌入式 CAM。 本参考设计是利用包括 Virtex-II Pro™ 器件在内的 Virtex™-II 系列的真正双端口 block SelectRAM+™ 的特性所构建。

在数据传输系统中，传输通道本身就是数据误差源，因此，有必要确定传输和接收的数据的有效性。 奇偶生成和验证是一种提供单误码检测能力的方法。 本应用指南介绍了如何在设计中使用具有 block RAM 的 Virtex™-II 的架构特点来进行奇偶生成和验证。

Virtex™-II 系列平台 FPGA 中有嵌入 FPGA 架构的乘法器。 这些乘法器支持几个不同的乘法运算模式并能像桶式移位器一样运行。

本应用指南介绍了在很多视频设计中，实现从 RGB 色彩空间到 YCbCr 色彩空间转换所需的电路。

本应用指南讨论了针对 Xilinx 复杂可编程逻辑器件 (CPLD)、现场可编程门阵列 (FPGA) 和 PROM 系列的配置和编程选项，并说明了一些用于每个系列的最普遍的配置方法。本技术文档包括针对 Virtex Spartan、XPLA3、XC9500、XC17S00 和 XC18V00 系列的配置快速入门指南。

本应用指南为用户提供适用于 Xilinx 器件的 SVF 和 XSVF 文件格式的总体理解。这是基于对 IEEE STD 1149.1 (JTAG) 有一定了解的假设之上。了解在嵌入式编程应用中利用串行矢量格式 (SVF) 和 Xilinx 串行矢量格式 (XSVF) 文件的信息，请参照 Xilinx 应用指南 XAPP058。

MicroBlaze™ 可利用其专用的 FSL 总线接口，将定制的 IP 核集成到基于 MicroBlaze 软处理器的系统中。本技术文档介绍了将定制的 IP 核加入基于 SCP 的设计中的几种合理的方法。

本应用指南描述了二维列序滤波器的实现。该参考设计包括了有效排序算法的 RTL VHDL 实现。

介绍了原来的 Spartan™-3 FPGA 架构内的乘法器。至于 Spartan-3E/-3A FPGA 系列，请参照用户指南 UG331（Spartan-3 系列 FPGA 用户指南）中的乘法器章节。

设计数字系统时，经常需要将输入数据和时钟信号与内部系统时钟同步（比如，内部时钟和外部时钟的频率一样，但是由于背板、板或专用标准产品 (ASSP) 的延时可变，所以相位关系是未知的）。本应用指南中介绍的电路，针对 Virtex™-E, -7 器件中的单迹和最高达 160 MHz 的数据总线解决了此问题。在 DLL 既可提供新时钟，也可提供另一转换 90 度的新时钟的模式里，速度受限于数据锁定环 (DLL) 所能接受的最大频率。

本应用指南描述了如何将 Spartan™-II 和 Virtex™ 系列内现有的双端口块存储器用作四端口存储器。这实际上涉及了如何折中数据存取时间（减半）和功能（加倍）。块存储器的总带宽每秒保持同样的比特数。

本应用指南描述了通过以太网端口进行远程 FPGA 重新配置的方法。

必须控制触地反弹以确保高性能 FPGA 器件的正常运行。 要特别注意在 PCB 布局过程中将板级感应系数最小化。 该技术文档描述了有助于确保设计满足接收来自于 FPGA 的信号的器件对输入负脉冲信号和逻辑低电压要求的几种计算。

利用基础 LUT 的可重编程性作为移位寄存器或 SelectRAM™ 存储器，以及快速进位逻辑链，灵活的 CAM（内容可寻址存储器）在 Virtex™ 器件中得以实现。 虽然 CAM 在 Spartan™ 和 XC4000X™ 器件中也可行，但本应用指南重点讲述在 Virtex 器件的实现。

黄金码生成器被广泛用于码分多址 (CDMA) 系统中，以生成具有较好相关性的代码序列。本应用指南介绍了在 Virtex™、Virtex™-E、Virtex™-EM、Virtex™-II 和 Spartan™-II 器件中实现黄金码生成器的方法。黄金码生成器在 Virtex/Virtex-II 系列和采用 SRL16 宏的 Spartan-II 系列中使用了高效的线性反馈移位寄存器 (LFSR)。

本应用指南解释了如何使用 Xilinx Viterbi 解码器 LogiCORE™ 模块（version 5.0 或更新版本）实现 trellis termination 和 tail biting。

本应用指南为使用参数化 VHDL 参考设计实现二维滤波提供了 Xilinx FPGA 解决方案。

影响封装热变形的重要变量之一就是回流焊工艺。本应用指南讨论了回流焊工艺的详情，并就压型提供了能够成功实现 BGA 元件回流焊的指导。

XAPP482 描述了一种 MicroBlaze™ 系统，该系统把软件代码、用户数据、和配置数据存储在非易失性 Platform Flash PROM 内，简化了系统设计并降低了成本。它提供了执行过程中使用的便携式硬件设计，软件设计和附加脚本功能。

J 驱动编程引擎为 IEEE 标准 1532 可编程逻辑器件 (PLD) 提供了迅速、直接地在系统配置 (ISC) 支持。配置一个在系统器件，编程引擎利用来自于 1532 边界扫描描述语言 (BSDL) 的配置算法信息，来使用通过 IEEE 标准 1149.1 测试访问端口 (TAP) 传输的来自于 1532 数据文件的配置数据。J 驱动可执行源代码和编程示例也可在 Xilinx 网站的下载文件包中得到。J 驱动编程引擎可以用于以下 Xilinx 系列：CoolRunner-II CPLD、XC9500/XL/XV CPLD、Spartan-3 系列 FPGA、Virtex-II 系列 FPGA 以及更新系列的 FPGA。

在嵌入式系统中，设计人员可利用微处理器来配置 FPGA，进而减少元器件数量并提高灵活性。C 代码说明从串模式或 SelectMAP 模式的用法。CPLD 设计文件说明处理器和 FPGA 之间的同步接口。

本应用指南对利用 Xilinx CoolRunner-II™ CPLD 来监控 Xilinx Platform Flash 配置 PROM 和 Xilinx Spartan™ 或 Virtex™ 系列 FPGA 之间的配置数据进行了阐述。目的在于确保 FFGA 的可靠配置，同时为保存在 PROM 内的一个或多个配置文件提供修订控制。

本应用指南介绍了使用廉价的小型串行外设接口 (SPI) 闪存，配置 Xilinx FPGA，如 Spartan™-IIE 和 Spartan-3 FPGA 的方法。

本应用指南介绍了如何实现3.3V差分LVPECL驱动器(低压正发射极耦合逻辑)和Xilinx 2.5V差分接收器的接口,包括 Virtex™-II Pro/Virtex-II Pro X 2.5V LVPECL/LVDS和Spartan™-3 2.5V LVDS。 并展示了几个接口的修改以及所支持的IBIS仿真结果。

Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具备在系统可编程性、可靠的引脚锁定以及JTAG 边界扫描测试功能。此强大的功能组合允许设计人员在进行重大更改时，仍能保留原始的器件引脚，从而避免重组 PC 板。

验证是任何 FPGA 设计项目不可缺少的部分。很多旧的验证模式不再适合新的百万门电路 FPGA，验证如果能对产品的面市时间起到积极的影响，就必需有更多现代的验证方法。本文档在真实验证案例的研究中，详细讨论了设计并实现好的验证方案的多种方法。

This application note describes solutions to receive large-swing signals by design. In one solution (and in the general case of severe positive and/or negative overshoot), parasitic leakage current between User I/O in differential pin pairs may occur, even though the User I/O pins are configured with single-ended I/O standards. This application note addresses the parasitic leakage current behavior.

PCI™ 本地总线规范对供電和复位作了大量要求。 为了要实现长期可靠性和广泛的协同工作能力，当用于 FPGA 设计时必须解决几个挑战。 本应用指南适用于采用 Spartan™-3 系列 FPGA 的兼容 PCI 应用，并涉及 Xilinx 的其它 FPGA 系列产品以及相关的 PCI 应用。

PCI 指标为实现 33 MHz 和 66 MHz 操作定义了两个 I/O 时序预算。 在嵌入式设计中，定制时序预算可以：• 通过使用较经济的器件来降低系统总成本 • 实现比指标允许值更高的数据传输速率 • 为总线添加更多负载，来适应附加器件和连接器 • 增加总线的物理长度，来满足新型总线拓扑。本应用指南介绍的信息适用于任何采用 Xilinx FPGA 器件的嵌入式 PCI 实现。

本应用指南介绍了 Virtex™-II 器件中 3 x 3 矩阵乘法器的实现。 计算机图像和视频中的很多流水线函数都可以用矩阵数学表达。 这里给出的实例是色彩空间转换，可以看作是矩阵乘法的子集。 另外，该技术也适用于其它矩阵数学函数。

该应用指南描述了 Spartan®-3 系列器件内的 DDR2 SDRAM 接口实现，与 Micron DDR2 SDRAM 器件接口。该技术文档从整体上简要介绍了DDR2 SDRAM器件的特性，然后详细解释了DDR2 SDRAM存储器接口实现。

本应用指南介绍了如何利用基于 MicroBlaze™ 处理器的嵌入式系统在 Avnet Spartan™-3 评估板内构建处理器本地总线外围部件互连（PLBv46 PCI）的参考系统。

关于本应用指南的最新版本，请参见用户指南 UG331，Spartan™-3 系列 FPGA 用户指南中的多路复用器章节。