低功耗

满足您的功耗预算

低功耗可实现较高的时钟频率、较高的可靠性和更好的噪声容限，并降低了资金与营运成本。Virtex™-5 FPGA 节省了大量功率，并提供了 65nm 三栅极氧化层工艺和真正的6输入 LUT ExpressFabric™ 技术组合。

您可以将有效功耗降低 35%，同时还能让泄漏电流等于 90nm Virtex-4 FPGA 内的等效逻辑实现。RocketIO™ GTP 收发器将功耗降低了77%，并且在 3.2 Gbps 的情况下消耗的功率低于100 mW。请查看节能案例分析。

65nm 三栅极氧化层技术降低了功耗

图1

降低静态功耗的 Virtex-5 三栅极氧化层技术

Virtex-5 FPGA 是利用三栅极氧化层技术构建而成的，可以提供最佳的性能和功耗均衡。

• 薄型门氧化层为影响性能的关键电路提供了最高的速度。
• 中等厚度氧化层可以控制用于实现配置和控制的非性能关键型电路中的泄漏电流。
• 厚氧化层可以提高 I/O 电路的电压

图2

降低静态功耗的 Virtex-5 三栅极氧化层技术

在最差工作条件（85°C）下，65nm Virtex-5 FPGA 的静态功耗和 90nm Virtex-4 FPGA 的一样，并且在将性能提升30%的同时将动态功耗降低了35%。

节能案例分析

图3

实现带有 8 通道 PCIe 端点的典型设计所需的功耗和面积

该设计实例说明了 65nm 三栅极氧化层技术和内置式硬 IP（如 PCIe® 端点模块）是如何提供低于竞争对手 FPGA 的功耗。

表1: 节能案例分析: x8 PCI Express
	Xilinx Virtex-5 FPGA（LX30T）	90nm FPGA （2SGX60E、F1152）
收发器	745 mW（RocketIO GTP）	1010 mW
PCIe	885 mW（模块 + 封装）	836 mW（架构中的核）
静态功耗	424 mW	1591 mW
总功耗	2054 mW	3437 mW