产品详细资料
文档
支持器件系列
- Virtex-5 FXT
- Virtex-5 LXT
- Virtex-5 SXT
- Virtex-5 TXT
需求
CORE Generator™ Virtex
®--5 嵌入式三态以太网媒体访问控制器（MAC）封装自动为 Virtex-5 器件内的嵌入式三态以太网 MAC 生成 HDL 封装文件。根据用户定义的选项，自动生成预先配置的 HDL 封装以及测试平台和实现与仿真脚本。
关键特性
- 为用户提供可配置的 Virtex-5 三态以太网 MAC（TEMAC）物理接口
- 简化以太网 MAC 和 PHY 之间的互联
- 允许从以太网 MAC 基元里选择两个以太网 MAC（EMAC0 和 EMAC1）中的1个或2个。
- EMAC0/EMAC1 的独立 DCR 基地址
- 根据用户选项设定 EMAC0/EMAC1 的属性
- 支持 MII、GMII、RGMII v1.3、RGMII v2.0、SGMII 和 1000BASE-X PCS/PMA 接口
- 当以太网 MAC 被配置成 GMII/MII 或 RGMII 模式（将 BUFG 要求减半）时，发射和接收客户端可以提供时钟使能输入
- 三态 GMII/MII（将 BUFG 要求减半）的“字节 PHY”时钟控制机制
- 例示 BUF、DCM、GTP 和 MII、GMII、RGMII、SGMII 及 1000BASE-X PCS/PMA 接口所需要的逻辑。
- 包括针对使用 EMAC 和 GTP 智能模型的封装测试平台
- 生成 VHDL 或 Verilog® 封装
- 16位用户接口支持 2Gb/s 的数据速率
- 实现脚本和 UCF 文件
- Mentor® Modelsim® 和 Cadence™ IUS 的仿真脚本（功能和时序仿真）
