DDR/DDR2 SDRAM

超过了 DDR（双数据速率）

新特性和功能实现了更高的时钟和数据速率操作。Virtex®-5 FPGA 的内置功能在 667 Mbps 的数据速率下实现了 DDR2 SDRAM 接口。

白皮书

WP260 - 利用 Xilinx FPGA 和存储器接口生成器简化存储器接口（中文版）（PDF）

应用指南和参考设计

Virtex-5 FPGA

XAPP858 - 利用 Virtex-5 FPGA 实现的高性能 DDR2 SDRAM 接口数据采集（中文版）（PDF）

XAPP851 - 利用 Virtex-5 器件实现的 DDR SDRAM 控制器（中文版）（PDF）

Extended Spartan™-3A 系列

XAPP458 - 在 Spartan-3A FPGA 内实现 DDR2-400 存储器接口（PDF）

XAPP454 - 针对 Spartan-3 FPGA 的 DDR2 SDRAM 存储器接口（中文版）（PDF）
HDL 代码：新用户 | 注册用户

XAPP768c - 用于 Spartan-3 的 166 MHz DDR 接口的 HDL 代码（PDF，需要登录）
HDL 代码：新用户 | 注册用户

Virtex-4 FPGA

XAPP721 - 利用 ISERDES 和 OSERDES 实现的高性能 DDR2 SDRAM 接口数据采集（中文版）（PDF）

XAPP723 - 利用 Virtex-4 器件实现的 ISERDES 和 OSERDES 接口的 DDR2 控制器（中文版）（PDF）

XAPP701 - 利用直接时钟技术实现存储器接口数据采集（中文版）（PDF）

XAPP702 - 利用 Virtex-4 器件实现的 DDR-2 控制器（中文版）（PDF）

XAPP709 - 利用 Virtex-4 器件实现的 DDR SDRAM 控制器（中文版）（PDF）

其它资源

存储器接口生成器（MIG）

利用用户友好的工具生成您的 Virtex-5、Virtex-4 和 Extended Spartan®-3A 系列存储器接口参考设计，包括 HDL 代码和引脚布局。

 新用户 | 注册用户

在线演示： 利用 MIG 2.0 实现的存储器接口设计

存储器供应商

 Micron Technology DDR2 SDRAM 数据手册

   返回页首