实现和配置

设计实现是一个为您的设计转换、映射、布局、布线和生成比特流文件的过程。 利用 Xilinx Fmax 技术，ISE™ 软件提供了能够以最少的时间实现最佳设计性能的解决方案。

• SmartCompile™ 技术
  SmartCompile 技术提供的一套工具可以通过保存综合、布局和布线信息来帮助 FPGA 设计者极大地缩短运行时间。
• SmartXplorer
  SmartXplorer 使得用户能够通过分散处理实现最高性能。
• 器件编程
  全部 ISE 配置包含 iMPACT，使得用户能够通过批处理操作或者便捷的图形用户界面轻松实现器件配置和编程。
• 时序驱动布局和布线
  Xilinx 发明了针对可编程逻辑的时序驱动布局和布线。在 ISE 中，如果指定了关键路径的时序要求，则通过使用时序分析器、带有时间规范的约束编辑器、FPGA Editor 和 Floorplanner 等工具，可大幅提升性能。
• PlanAhead™ Lite
  PlanAhead Lite 是获奖的 PlanAhead 设计和分析工具的一部分，包含用以通过管理多个实现进程来简化实现的 ExploreAhead。

• PlanAhead 设计分析工具
  我们的可选层次化 floorplanner 和设计分析工具，通过利用物理设计来简化逻辑综合，可以缩短您的设计时间，并提升设计性能。

• 转换和映射*
  ISE 执行读取 EDIF 格式的网表文件必需的全部步骤，然后创建一个输出文件来描述逻辑设计（一个逻辑设计由逻辑单元组成，如 AND 门、OR 门、解码器、触发器和 RAM）。

• 时序驱动映射*
  ISE 时序驱动映射技术帮您降低器件成本。借助于唯一的时序驱动映射选项，可令您的 FPGA 器件达到更高的利用率，特别适用于器件利用率已达 90% 多的情况。时序驱动映射是 ISE 物理综合的新一代增强功能，结合了布局与逻辑 Slice 封装过程，改善了“非相关逻辑”的布局质量。

• 器件配置*
  配置可编程逻辑器件是您的设计方案中的最后一个步骤。从物理层布局和布线信息中产生比特流，通过电缆传送到目标器件。

• 按键式设计流程*
  ISE 项目浏览器（Project Navigator）指引您通过简单的按键式流程自动地完成设计。对于更复杂的设计，您可以对设计流程中的各个过程进行全面的调控管理。

* 了解其它信息，请查看技术文档。