Virtex-4 FPGA 的配置

Virtex™-4 FPGA 采用CMOS配置锁存（CCL）来实现布线和逻辑单元之间的可配置互联。Virtex-4 FPGA是易失性器件 - 当移除电源时，不能保留原有配置。为了配置Virtex-4 FPGA，每一次上电您都必须重新初始化FPGA内部的CCL。 应用不同，Virtex-4 FPGA的加电配置也不同。

原型或调试

那些还处在原型制作阶段的用户可以用以下几种方法来完成Virtex-4 FPGA 配置：

• Xilinx JTAG编程电缆
  Xilinx提供了无需非易失性存储器即可在原型环境下直接配置Virtex-4 FPGA的低成本JTAG电缆。iMPACT 软件是 ISE 软件的一部分，完全支持 Xilinx JTAG 电缆
  
  
• 第三方电缆/解决方案
  Xilinx还与第三方供应商合作，以便提供无需非易失性存储器既可用于原型环境的边界扫描（JTAG）工具。

现场应用

现场应用中，用户必须实现非易失性配置存储器解决方案，以便对Virtex-4 FPGA进行配置。Xilinx 提供以下选项：

• Platform Flash
  
Platform Flash是最简单、最经济、针对Virtex-4 FPGA的配置存储器解决方案。Platform Flash 是一个 Xilinx 专有的、单芯片、插入式解决方案，该解决方案可以提供的密度范围为 1-Mb 至 32-Mb。


• 处理器控制
  那些拥有板上处理器的用户可以用它来配置Virtex-4 FPGA；但仍然需要一个非易失性存储器解决方案。下述应用指南详细介绍了如何实现一个处理器控制的配置解决方案。
  • XAPP058: 针对 Xilinx 全部 ISP 器件的、基于 JTAG 的小型配置方法
    
  • XAPP500: 针对全部符合 1532 标准的器件的 IEEE STD 1532（基于 JTAG）配置方法
    
  • XAPP502: 针对 Xilinx 从串行或从并 (slave-SelectMAP) 配置模式的简单方法
    
  • XAPP441: 采用 MicroBlaze™ 或 PowerPC™ 的远程 FPGA 重配置
    
    
• 标准Flash存储器
  有些用户可以使用标准Flash存储器来配置Virtex-4 FPGA。下述应用指南解释了实现方法。
  
  • XAPP079 - 并行 NOR flash 中的从串行配置
    
  • XAPP137 - 并行 NOR flash 中的从并 (Slave-SelectMAP) 配置

   返回页首

其它

• XAPP693: 针对 Xilinx Platform Flash PROM 和 FPGA 的、基于 CPLD 的配置与分区管理器
  


• System ACE CF


• 部分重配置应用指南
  • XAPP662: RocketIO™ 属性在线路中的部分重配置
    
  • XAPP290: 部分重配置的两种流程: 基于模块或基于差异的
    
  • XAPP660: RocketIO MGT 属性的动态重配置


• Virtex-4 配置用户指南

配置方案

串行

最简单的配置方案，串行吞吐量。

主串行

Xilinx FPGA驱动Xilinx PROM CLK，因为Xilinx PROM为Xilinx FPGA提供了串行（x1）配置数据。

   返回页首

从串行

Xilinx PROM的内部振荡器驱动Xilinx FPGA CCLK，因为Xilinx PROM为Xilinx FPGA提供了串行（x1）配置数据。

从串行

外部时钟驱动Xilinx PROM CLK，Xilinx PROM驱动Xilinx FPGA CCLK，因为Xilinx PROM为Xilinx FPGA提供了串行（x1）配置数据。

   返回页首

从串行

外部时钟驱动Xilinx FPGA CLK和Xilinx PROM CLK，因为Xilinx PROM为Xilinx FPGA提供了串行（x1）配置数据。

并行

针对最快速的吞吐量的并行配置

主并 (Master-SelectMap)

Xilinx FPGA驱动Xilinx PROM CLK，因为Xilinx PROM为Xilinx FPGA提供了字节宽的（x8）配置数据。

从并 (slave-SelectMAP)

Xilinx PROM的内部振荡器驱动Xilinx FPGA CCLK，因为Xilinx PROM为Xilinx FPGA提供了字节宽的（x8）配置数据。

   返回页首

从并 (slave-SelectMAP)

外部时钟驱动Xilinx PROM CLK，Xilinx PROM驱动Xilinx FPGA CCLK，因为Xilinx PROM为Xilinx FPGA提供了字节宽的（x8）配置数据。

从并 (slave-SelectMAP)

外部时钟驱动Xilinx FPGA CCLK和Xilinx PROM CLK，因为Xilinx PROM为Xilinx FPGA提供了字节宽的（x8）配置数据。