Spartan-3A/3E FPGA 的配置

用于配置 Spartan-3A 和 Spartan-3E FPGA 的解决方案和资源

Spartan™-3A/3E FPGA 采用 CMOS 配置锁存（CCL）来实现布线和逻辑单元之间的可配置互联。Spartan-3A/3E FPGA 是易失性器件 - 电源移除时，不能保留原有配置。为了配置 Spartan-3A/3E FPGA，每一次上电您都必须重新初始化 FPGA 内部的 CCL。Spartan-3A/3E FPGA 的加电配置随应用的不同而不同。了解详情，请选择下列链接：

原型或调试

那些还处在原型制作阶段的用户可以使用以下几种方法来完成 Spartan-3A/3E FPGA 配置：

• Xilinx JTAG 编程电缆
  Xilinx 提供了无需非易失性存储器即可在原型环境下直接配置 Spartan-3E FPGA 的低成本 JTAG 电缆。iMPACT 软件是 ISE™ 软件的一部分，完全支持 Xilinx JTAG 电缆。
  
  
• 第三方电缆/解决方案
  Xilinx 还与第三方供应商合作，提供无需非易失性存储器既可用于原型环境的边界扫描（JTAG）工具。

现场应用

现场应用中，用户必须实现非易失性配置存储器解决方案，用于对 Spartan-3A/3E FPGA 进行配置。Xilinx 提供以下选项：

• Platform Flash
  Platform Flash 是针对 Spartan-3A/3E FPGA 的最简单、最经济的配置存储器解决方案。Platform Flash 是一个 Xilinx 专有的、单芯片、插入式解决方案，该解决方案可以提供的密度范围为 1-Mb 至 32-Mb。
  
  
• 处理器控制
  那些拥有板上处理器的用户可以选择用它来配置 Spartan-3A/3E FPGA；但仍然需要非易失性存储器解决方案。下述应用指南详细介绍了如何实现处理器控制的配置解决方案。
  • XAPP058（PDF）：针对 Xilinx 全部 ISP 器件的、基于 JTAG 的小型配置方法
    
  • XAPP500（PDF）：针对全部符合 1532 标准的器件的 IEEE STD 1532（基于 JTAG）配置方法
    
  • XAPP502（PDF）：针对 Xilinx 从串行或从并 (slave-SelectMAP) 配置模式的简单方法
    
  • XAPP441（PDF）：采用 MicroBlaze™ 或 PowerPC™ 的远程 FPGA 重配置
    
    
• 标准 Flash 存储器
  Spartan-3A/3E FPGA 是业界第一款也是唯一一款提供直接的开放式配置存储器接口的FPGA。这些器件与大多数行业标准 Flash 存储器兼容。下述应用指南提供了兼容性以外的更多支持。
  • XAPP951 (PDF) - 利用串行 Flash 来配置 Xilinx FPGA

其它

• Spartan-3A FPGA
• Spartan-3E FPGA
• Spartan-3 系列配置用户指南
• XAPP693 (PDF) - Xilinx Platform Flash PROM 和 FPGA 基于 CPLD 的配置与修订管理器
  
• System ACE™ CF

配置方案

Xilinx 为终端用户提供了配置 Spartan-3A/3E FPGA 所需的灵活性。Spartan-3A/3E FPGA 支持以下方案：

串行

最简单的配置方案，串行吞吐量。

主串行

Xilinx FPGA驱动Xilinx PROM CLK，因为Xilinx PROM为Xilinx FPGA提供了串行（x1）配置数据。

从串行与内部振荡器相连

Xilinx PROM 的内部振荡器驱动 Xilinx FPGA CCLK，因为 Xilinx PROM 为 Xilinx FPGA 提供串行（x1）配置数据。

从串行只与外部时钟驱动PROM相连

外部时钟驱动 Xilinx PROM CLK，Xilinx PROM 驱动 Xilinx FPGA CCLK，因为 Xilinx PROM 为 Xilinx FPGA 提供串行（x1）配置数据。

从串行与外部时钟驱动FPGA和PROM相连

外部时钟驱动 Xilinx FPGA CLK 和 Xilinx PROM CLK，因为 Xilinx PROM 为 Xilinx FPGA 提供串行（x1）配置数据。

主SPI

Spartan-3A/3E FPGA 驱动 SPI PROM 时钟，因为 SPI PROM 为Spartan-3A/3E FPGA 提供串行（x1）配置数据。

并行

针对最快速的吞吐量的并行配置

主并行

Xilinx FPGA 驱动 Xilinx PROM CLK，因为Xilinx PROM 为 Xilinx FPGA 提供字节宽的（x8）配置数据。

主并行配置方法是通过 Spartan-3A/3E FPGA BPI 配置设置实现的。

与内部振荡器实现从并行

Xilinx PROM 的内部振荡器驱动 Xilinx FPGA CCLK，因为 Xilinx PROM 为 Xilinx FPGA 提供字节宽的（x8）配置数据。

只与外部时钟驱动 PROM 实现从并行

外部时钟驱动 Xilinx PROM CLK，Xilinx PROM 驱动 Xilinx FPGA CCLK，因为 Xilinx PROM 为 Xilinx FPGA 提供字节宽的（x8）配置数据时。

与外部时钟驱动 FPGA 和 PROM 实现从并行

外部时钟驱动 Xilinx FPGA CCLK 和 Xilinx PROM CLK，因为 Xilinx PROM 为 Xilinx FPGA 提供字节宽的（x8）配置数据。

主BPI

Spartan-3A/3E FPGA 驱动并行 Flash PROM，因为并行 Flash PROM 为 Spartan-3A/3E FPGA 提供字节宽的（x8）配置数据。