System Generator for DSP

用于高性能 DSP 系统的领先的建模和实现工具。

• 利用业内最先进的 FPGA 开发高度并行系统
• 利用 Simulink® 和 MATLAB®（MathWorks 公司）实现系统建模与自动代码生成
• 整合 DSP 系统的 RTL、嵌入式、IP、MATLAB 和硬件元件
• Xilinx XtremeDSP™ 工具包的主要组成元件和 XtremeDSP 开发与入门套件

FPGA 设计经验不足的开发人员也只需传统 RTL 开发时间的一小部分即可迅速创建 DSP 算法的生产质量级 FPGA 实现。

• 了解 System Generator 10.1 服务包 3 的最新消息！
• 下载 免费试用 60 天的评估版 ISE® Design Suite 10.1 产品，并立即着手设计！
• 免费在线利用 System Generator 着手设计的培训课程

器件系列技术支持

系统要求

• Microsoft Windows XP 专业版（32 位）

关键特性

• DSP 建模⁽¹⁾。利用包含信号处理（如 FIR 滤波器、FFT）、纠错（如 Viterbi 解码器、Reed-Solomon 编码器/解码器）、算法、存储器（如 FIFO、RAM、ROM）及数字逻辑功能的 Xilinx 模块集，在 Simulink 内构建和调试高性能 DSP 系统。Xilinx 模块集提供的模块可以使您导入 MATLAB 功能（如创建控制电路）及 HDL 模块（System Generator 提供到 Mentor Graphics 公司推出的 ModelSim 的 HDL 协仿真接口和 Xilinx ISE 仿真器）。
• Simulink 的 VHDL 或 Verilog 的自动代码生成。从 Xilinx 模块集实现行为（RTL）生成与对象明确的 Xilinx IP 核。同样，具有生成用 MATLAB 数写的 RTL 功能的有限（但有用）能力。 “黑盒子”HDL 模块作为大型设计的一部分提供。
• 硬件协仿真。创建“FPGA 在环路（FPGA-in-the-loop）”仿真对象是代码生成选项，允许您验证工作硬件并加速 Simulink 与 MATLAB 中的仿真。System Generator 支持以太网（10/100/千兆位）、PCI™、Cardbus 及硬件平台与 Simulink 之间的 JTAG 通信。
• 嵌入式系统的硬件/软件协设计。为 Xilinx MicroBlaze™ 32 位 RISC 处理器构建和调试 DSP 协处理器。 System Generator 提供了 HW/SW 接口的共享存储器提取功能，自动生成 DSP 协处理器、总线接口逻辑、软件驱动器及协处理器使用方面的软件技术文档。

1. 如需 Xilinx 优化的、可以在 Simulink 建模环境中使用的 DSP 块的完整列表，请参照 System Generator 用户指南（PDF）。